您现在的位置是：心海E站 > 文案短句 > >正文
竞赛抢答器(多路智力竞赛抢答器的设计)
发布时间：2023-11-11 07:55:07 admin 阅读:59
1、抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码器74148和DFF锁存器可以完成上述功能，其电路组成如图2所示。其工作原理是：当主持人控制开关处于“清除”位置时，RS触发器的R端为低电平，输出端（4Q~1Q）全部为低电平。于是74LS48的BI=0，显示器灭灯；74148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端I..I0输入信号，当有选手将键按下时(如按下S5)，74LSl48的输出012YYY=0EXY=0，经RS锁存器后，CTR=l，BI=74LS279处于工作状态，4Q3Q2Q=10经74LS48译码后，显示器显示出“5”。此外，CTR=使74l48的ST端为高电平，74LSl48处于禁止工作状态，封锁了其它按键的输入。当按下的键松开后，74l48的为EXY高电平，但由于CTR维持高电平不变，所以74LSl48仍处于禁止工作状态，其它按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。。
2、节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加/减计数器74LSl92进行设计，计数器的时钟脉冲由秒脉冲电路。
3、由555定时器和三极管构成的报警电路如图。
4、抢答器控制电路是抢答器设计的关键，它要完成以下三项功能： ①主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。 ②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 ③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。。
5、主持人控制开关从“清除”位置拨到“开始”位置，来自于图2中的74LS279的输出CTR=0，经G3反相，A=则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于图3中74LS192的借位输出端1BO2=，门G2的输出ST=0，使74LS148处于正常工作状态，从而实现功能（1）的要求。当选手在定时时间内按动抢答键时，CTR=经G3反相，A=0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出ST=74LS148处于禁止工作状态，从而实现功能（2）的要求。当定时时间到时，来自74LS192的0BO2=，ST=74LS148处于禁止工作状态，禁止选手进行抢答。同时门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能（3）的要求。74LS121用于控制报警电路及发声的时间。。
二、测测抢答题里总是显示10S在进行抢答、该怎么解决1、亲您好，测测抢答题里总是显示10S在进行抢答原因及解决方法：初始时倒计时为10s。如果倒计时为10s没人抢答，按下复位键，重新开始抢答。在倒计时10s内有人抢答，则倒计时停止减一。按下复位键，重新开始抢答。系统复位后进入抢答状态，当有一路抢答按键按下，那么该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。FPGA都要重新装入配置数据。设计了一款基于FPGA的智力竞赛抢答器。设计用于竞赛抢答的人抢答器。有多路抢答，抢答台数为系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。。
2、亲您好，同时按下CTRL+ALT+DEL可以复位完成，抢10秒是系统设置的。
3、亲您好，键盘上面哦。
4、这个如果差评多的话会关闭系统哦。
5、亲您好，手机上无法关闭，需要电脑操作才可以哦。
6、亲您好，在电脑上下载app直接登录，登录完成直接按就可以了哦。
7、亲您好，测测在正常运营,也没有下架查看评价功能,还能查看自己的评价,在评价入口查看即可。
8、差评率高于30%会被关闭系统哦。
三、简易三路抢答器 课程设计 急，能今天晚上出来的 400分1、亲您好，测测抢答题里总是显示10S在进行抢答原因及解决方法：初始时倒计时为10s。
2、如果倒计时为10s没人抢答，按下复位键，重新开始抢答。
3、在倒计时10s内有人抢答，则倒计时停止减一。
4、按下复位键，重新开始抢答。
5、系统复位后进入抢答状态，当有一路抢答按键按下，那么该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。
6、FPGA都要重新装入配置数据。
7、设计了一款基于FPGA的智力竞赛抢答器。
8、设计用于竞赛抢答的人抢答器。
9、有多路抢答，抢答台数为4。
10、系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示该路抢答台号。
四、多路智力竞赛抢答器 怎么设计？1、器件选择、表1器件型号及数量名称型号数量单片机STC12C5A60S21电阻1K7电阻10K1电容0.1UF7电容30P2电位器32961二极管11芯片MAX2321键盘5数码管1芯片74AC245AN1ORG0000HM、MOVP1,#0FEHMOVP3,#00HJNBP0,C1JNBP1,C2JNBP2,C3SJMPMCMOVP3,#06HSJMPS1CMOVP3,#5BHSJMPS1CMOVP3,#4FHSJMPS1SNOPSJMPS1END这个是三路的抢答器你再加一路稍微改一下就成多路的了。
五、多路智力竞赛抢答器 怎么设计？1、器件选择、表1器件型号及数量名称型号数量单片机STC12C5A60S21电阻1K7电阻10K1电容0.1UF7电容30P2电位器32961二极管11芯片MAX2321键盘5数码管1芯片74AC245AN1ORG0000HM、MOVP1,#0FEHMOVP3,#00HJNBP0,C1JNBP1,C2JNBP2,C3SJMPMCMOVP3,#06HSJMPS1CMOVP3,#5BHSJMPS1CMOVP3,#4FHSJMPS1SNOPSJMPS1END这个是三路的抢答器你再加一路稍微改一下就成多路的了。
六、多路智力竞赛抢答器的设计1、器件选择、表1器件型号及数量名称型号数量单片机STC12C5A60S21电阻1K7电阻10K1电容0.1UF7电容30P2电位器32961二极管11芯片MAX2321键盘5数码管1芯片74AC245AN1ORG0000HM、MOVP1,#0FEHMOVP3,#00HJNBP0,C1JNBP1,C2JNBP2,C3SJMPMCMOVP3,#06HSJMPS1CMOVP3,#5BHSJMPS1CMOVP3,#4FHSJMPS1SNOPSJMPS1END这个是三路的抢答器你再加一路稍微改一下就成多路的了。
七、数字逻辑课程设计报告-多人抢答器(完整版) 八位抢答器课程设计1、数字逻辑课程设计——多路抢答器专业、学号、姓名、多路智力竞赛抢答器设计设计内容及要求、设计内容、本课题要求设计一台可供4-8名选手参加比赛的智力竞赛抢答器。
2、设计要求、基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。
3、(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。
4、用来控制系统清零(编号显示数码管灭灯)和抢答的开始。
5、(3)抢答器具有锁存与显示功能。
6、即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。
7、同时封锁输入编码电路，禁止其他选手抢答。
8、优先抢答选手的编号一直保持到主持人将系统清除为止。
9、扩展功能(1)抢答器具有定时抢答功能。
10、要求定时器开始倒计时，并用定时显示器显示倒计时时间。
11、(2)参赛选手在设定时间(20秒)内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
12、(3)如果定时抢答时间已到，却没有选手抢答时，本次抢答无效。
13、系统扬声器报警(音响持续0.5秒)，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
14、实验内容及方法组装调试抢答器电路。
15、设计可预置时间的定时电路，并进行组装和调试。
16、当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。
17、组装调试报警电路。
18、完成定时抢答器的联调大答册，注意各部分电路之间的时序配合关系。
19、然后检查电路各部分的功能，使其满足设计要求。
20、抢答器框架设计定时抢答器的总体框图(如图1)所示，它由主体电路和扩展电路两部分组成。
21、主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
22、扩展电路完成定时抢答的功能。
23、图1如图所示为总体方框图。
24、工作原理为、接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间。
25、主持人将开关置开始"状态，宣布“开始”抢答器工作。
26、定时器倒计时，选手在定时时间内抢答时，抢答器完成、优先判断、编号锁存、编号显示。
27、当一轮抢滚宏答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
28、如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
29、电路设计抢答电路设计设计电路如图2所示。
30、电路选用优先编码器74LS148和锁存器74LS297来完成。
31、该电路主要完成两个功能、一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号(显示电路采用七段数字数码显示管)。
32、二是禁止其他选手按键，其按键操作无效。
33、图2工作过程、开关S置于"清除"端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端(图中5号端)＝0，使之处于工作状态。
34、当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将抢答按键按下时(如按下S5)，74LS148的输出经RS锁存后，CTR=1,RBO(图中4端)=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。
35、此外，CTR＝使74LS148优先编码工作标志端(图中5号端)＝处于禁止状态，封锁其他按键的输入。
36、当按键松开即按下时，74LS148的此时由于仍为CTR＝使优先编码工作标志端(图中5号端)＝所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢举哗答者的优先性。
37、如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
38、定时电路设计节目主持人根据抢答器的难易程度，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。
39、具体电路如图3。
40、原理及设计、该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。
41、具体电路如图3所示。
42、两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
43、原理及设计、该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。
44、具体电路如图3所示。
45、两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
46、按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间。
47、如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。
48、结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。
49、图3仿真电路实验Multisim仿真电路图实物制作原理图实物图心得体会通过这次设计，我的理论知识掌握得更扎实，动手能力明显提高。
50、同时，通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识，也认识到理论联系实践的重要。
51、在制作当中遇到了许多以前没遇到的困难。
52、我们利用许多的方法去解决所遇到的问题。
53、制作好以后，虽然基本符合设计要求，但我们总觉得欠缺点什么。
54、这次设计，让我感受最深是。
55、在仿真的阶段遇到很多的问题，计时电路不能随抢答而停止，以及在实物连接后，抢答电路不能锁存等问题。
56、我们一定要具备一定的检查、排除电路故障的能力。
57、我深刻认识到了“理论联系实际”的这句话的重要性与真实性。
58、而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。
59、最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。